module cnt32(input clk,（）output reg[31:0] q);always @(posedge clk)q = q + 1’b1;endmodule上述HDL程序是用什么语言写的？
A.C++B.JavaC.VerilogD.VHDL正确答案：Verilog