用逻辑门描述一个全加器，是属于那个设计层次：
A.晶体管级B.物理级C.门级D.系统级正确答案：门级

module cnt32(input clk,（）output reg[31:0] q);always @(posedge clk)q = q + 1’b1;endmodule上述HDL程序是用什么语言写的？
A.C++B.JavaC.VerilogD.VHDL正确答案：Verilog

ModelSim是那种EDA工具：
A.综合器B.下载器C.仿真器D.适配器正确答案：仿真器

Verilog RTL代码经过综合后生成：
A.门级网表B.二进制指令序列C.行为及代码D.PCB正确答案：门级网表

EDA发展历程，下列中那个次序是对的？
A.电子CAD→电子CAE→EDAB.ESDA→电子CAD→电子CAEC.CPLD→简单PLD→FPGAD.电子CAE→机械CAD→EDA正确答案：电子CAD→电子CAE→EDA

“接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。”这句说的是那种仿真：
A.时序仿真B.功能仿真C.硬件仿真D.软件仿真正确答案：时序仿真

Verilog可以完全完成下列哪些设计层次的描述
A.电子系统级B.RTL级C.门级D.版图级物理级正确答案：RTL级；门级

下列哪些是可以借助计算机上的EDA软件来完成的：
A.逻辑化简B.综合C.适配D.自动布局布线E.焊接F.设计分割G.办公自动化正确答案：逻辑化简；综合；适配；自动布局布线；设计分割

常见的HDL语言有：
A.PythonB.JavaC.SystemVerilogD.VerilogE.VHDL正确答案：SystemVerilog；Verilog；VHDL

下列设计流程次序说明中，那些是正确的：
A.设计输入在综合前面B.适配早于综合C.仿真在设计输入前面D.硬件测试在下载后面正确答案：设计输入在综合前面； 硬件测试在下载后面

在FPGA设计流程中，下列哪些是常用EDA工具：
A.设计输入器B.仿真器C.综合器D.下载器（软件端）E.适配器正确答案：设计输入器；仿真器；综合器；下载器（软件端）；适配器

Quartus具有哪些类型EDA工具的功能：
A.综合器B.下载器C.仿真器D.适配器正确答案：综合器；下载器；仿真器；适配器