不完整的条件语句的描述，是Verilog描述时序电路的途径之一。

不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A.正确B.错误正确答案：正确